Download Architekturen der digitalen Signalverarbeitung by Peter Pirsch PDF

By Peter Pirsch

Mit den Fortschritten in der Mikroelektronik wächst auch der Bedarf an VLSI-Realisierungen von digitalen Signalverarbeitungseinheiten. Die zunehmende Komplexität der Signalverarbeitungsverfahren führt insbesondere bei Signalen mit hoher Quellenrate auf Anforderungen, die nur durch spezielle Schaltungsstrukturen erfüllt werden können. Dieses Buch behandelt Schaltungstechniken und Architekturen zur Erzielung hoher Durchsatzraten von Algorithmen der Signalverarbeitung. Neben alternativen Schaltungstechniken zur Realisierung der Basisoperationen, Addition, Multiplikation und department werden CORDIC-Architekturen zur Implementierung transzendenter Funktionen vorgestellt. Zur Konzeption von Systemen mit Parallelverarbeitung und Pipelining wird ein allgemeines Verfahren zur Abbildung von Signalverarbeitungsalgorithmen auf anwendungsspezifischen Architekturen erläutert. Hierzu werden beispielhaft spezielle Architekturen für clear out, Matrixoperationen und die diskrete Fouriertransformation erörtert. Architekturen programmierbarer digitaler Signalprozessoren sowie beispielhafte zugehörige Implementierungen sind eingeschlossen. Das Buch soll sowohl Studenten und Ingenieure der Elektrotechnik als auch der technischen Informatik mit Architekturkonzepten der digitalen Signalverarbeitung vertraut machen.

Show description

By Peter Pirsch

Mit den Fortschritten in der Mikroelektronik wächst auch der Bedarf an VLSI-Realisierungen von digitalen Signalverarbeitungseinheiten. Die zunehmende Komplexität der Signalverarbeitungsverfahren führt insbesondere bei Signalen mit hoher Quellenrate auf Anforderungen, die nur durch spezielle Schaltungsstrukturen erfüllt werden können. Dieses Buch behandelt Schaltungstechniken und Architekturen zur Erzielung hoher Durchsatzraten von Algorithmen der Signalverarbeitung. Neben alternativen Schaltungstechniken zur Realisierung der Basisoperationen, Addition, Multiplikation und department werden CORDIC-Architekturen zur Implementierung transzendenter Funktionen vorgestellt. Zur Konzeption von Systemen mit Parallelverarbeitung und Pipelining wird ein allgemeines Verfahren zur Abbildung von Signalverarbeitungsalgorithmen auf anwendungsspezifischen Architekturen erläutert. Hierzu werden beispielhaft spezielle Architekturen für clear out, Matrixoperationen und die diskrete Fouriertransformation erörtert. Architekturen programmierbarer digitaler Signalprozessoren sowie beispielhafte zugehörige Implementierungen sind eingeschlossen. Das Buch soll sowohl Studenten und Ingenieure der Elektrotechnik als auch der technischen Informatik mit Architekturkonzepten der digitalen Signalverarbeitung vertraut machen.

Show description

Read or Download Architekturen der digitalen Signalverarbeitung PDF

Best german_5 books

Additional resources for Architekturen der digitalen Signalverarbeitung

Sample text

Bezüglich des Verzögerungsverhaltens sind folglich die Gatterstufen miteinander verkoppelt. Es soll hier als spezielles Beispiel die Verzögerungsoptimierung einer Treiberschaltung gezeigt werden. B. 1000, bedeutet dies eine ca. 1000fache Vergrößerung der Verzögerung im Vergleich zu dem Fall einer Last durch einen Minimalinverter. 4) [17]. Es kann gezeigt werden, daß für eine Optimierung die ursprüngliche Kanalweite Wo von Stufe zu Stufe um den gleichen Faktor v zunehmen muß. 4: Treiberschaltung für einen Fan-Out-Faktor F Bei jeder Inverterstufe ist der Fan-Out-Faktor um v größer als der Widerstandsfaktor.

Unterschiedliche Zelltypen mit gleicher Transistorzahl haben eine Spannweite der Siliziumfläche von 1:4. 1) als sehr hilfreich erwiesen. Vollkundenspezifische Schaltungen werden nicht nur aus Transistoren mit gleichen Abmessungen zusammengesetzt. Insbesondere Treiberstufen haben erheblich vergrößerte Kanalweiten. In solchen Fällen ist die Proportionalität zwischen Siliziumfläche der Zelle und der Fläche der aktiven Transistorgebiete eine bessere Beziehung. 4) Der Summand L; ~ stellt das aktive Gebiet des Transistors i dar.

3 beträgt I N AND4, 5 NAND3, 3 NAND2 und 3 INV. Dies führt bei einer CMOS-Realisierung auf insgesamt 56 Transistoren. 5) ASj,ADD = a' Tr 56 n Auf der Basis der Annahme, daß die Siliziumfläche proportional zur Transistorzahl ist, erfordert eine Aufwandsminimierung die Reduktion der Transistorzahl. In Kapitel2 wurden Alternativen zur zwei stufigen NAND-NAND-Realisierung gezeigt. Eine der möglichen Alternativen ist die Realisierung als Komplexgatter. Es sei hier eine spezielle Komplexgatterrealisierung des Volladdierers abgeleitet, die eine symmetrische Struktur von den Pfaden gegen Masse und Betriebsspannung aufweist.

Download PDF sample

Rated 4.30 of 5 – based on 5 votes